삼성전기, 3분기 영업익 1840억원…전년비 41%↓
2023-10-26
차세대 중앙처리장치(CPU)로 주목받는 ARM 기반 프로세스에 대응하기 위한 새로운 반도체 적층 방식인 2.5D 패키징 기술이 관심을 끌고 있다. 다만 2.5D 패키지가 고성능 반도체 구현의 핵심으로 떠오르고 있지만 필수 부품인 패키지기판을 공급할 수 업체는 많지 않은 실정이다.
이에 삼성전기는 내년 상반기 세종사업장을 완공해 중장기 사업 확대 발판을 마련할 방침이다.
15일 삼성전기에 따르면 삼성전기가 현재 세종에서 건설 중인 신공장은 패키징 기술에 대응할 수 있는 차세대 반도체 패키지기판을 생산할 예정이다.
세종사업장에서 생산하는 반도체 패키지기판인 FCCSP(Flip-Chip Chip Scale Package)는 고집적 반도체 칩과 기판을 플립칩 범프로 연결해 전기 및 열적 특성을 높인 반도체 패키지기판이다. FCCSP는 반도체 칩의 크기와 거의 동일한 크기의 기판으로 반도체와 기판 사이에 전기적 신호 이동 경로가 짧아 높은 성능과 낮은 전력 소모를 동시에 구현할 수 있어 주로 스마트폰 AP용 반도체 칩에 사용된다.
UTCSP(Ultra-Thin Chip Scale Package)는 반도체 칩과 패키지 기판을 얇은 금선으로 연결(Wire bonding)하는 기판으로 반도체 칩이 차지하는 면적이 전체의 80% 이상인 기판이다. 주로 모바일용 메모리 반도체나 다수의 반도체 칩을 쌓아 올리는 멀티칩 패키지(MCP)에 사용된다.
RF-SiP(System in Package) 기판은 하나의 기판에 여러 개의 칩과 수동소자를 실장하는 모듈형태의 기판으로 5G 모듈 같은 통신용 모듈에 주로 사용된다.
고성능 반도체 패키지기판을 만들기 위해 필요한 핵심 기술은 ′미세 가공 기술′ 과 ′미세 회로 구현′이다.
전자기기의 기능이 많아질수록 필요한 부품도 많아지는데 한정된 기판 면적 안에 많은 길(회로)을 만들어야 하기 때문에 한 면으로는 부족해 4층, 6층, 8층, 10층 등 여러 층으로 만들어야 한다.
층간에도 회로가 연결돼야 하기에 구멍을 뚫어 전기적으로 연결해야 한다. 각 층들을 연결해 주는 구멍을 비아(Via)라고 하는 데 일반적으로 80마이크로미터(㎛) 크기의 면적 안에 50㎛의 구멍을 오차 없이 정확히 뚫어야 하기에 정교한 가공 기술력이 필요하다.
삼성전기는 A4용지 두께의 1/10 수준인 10㎛ 수준의 비아를 구현할 수 있는 세계 최고 수준의 기술력을 가지고 있다.
아울러 한정된 기판 면적 안에 많은 회로를 만들어야 하기 때문에 회로 선폭과 간격도 미세화되고 있다.
일반적으로 반도체 패키지기판은 8~10㎛ 수준의 얇은 회로 선폭을 구현해야 한다. 최근에는 반도체 입출력 단자 수가 증가하면서 더 미세한 회로 구현을 필요로 하는데 삼성전기는 머리카락 두께의 1/40인 3㎛ 수준의 회로 선폭을 구현할 수 있는 기술력을 보유하고 있다.
삼성전기는 국내 기판 업체 중 유일하게 ′임베딩(Embedding)′ 기술을 보유하고 있다.
전기신호가 지나가는 길인 회로는 연결해야 할 신호가 많아지고 복잡해지면서 신호의 경로도 길어진다. 신호 경로가 길어지면 신호가 전달되는 과정 중에 손실이 생긴다.
임베딩 공법은 기존 기판 위에 실장하던 캐패시터와 같은 수동부품을 기판 내부에 내장시키는 기술이다. 임베딩 공법을 통해 신호 경로 길이를 줄여 전력 손실을 50% 이상 줄일 수 있고, 고속 신호 전달에도 유리하다.
삼성전기 관계자는 “신공장에는 세종사업장 처음으로 원료부터 최종 제품까지 통합 생산이 가능한 설비·인프라, 물류 자동화 생산체제를 적용해 제품 생산 속도를 끌어올릴 예정”이라며 “최고 수준의 청정 환경 구축으로 우수한 품질의 기판을 생산할 계획”이라고 말했다.
신종모 기자 jmshin@smartfn.co.kr
댓글
(0)